Una rete di 105.000 oscillatori magnetici larghi 10-20 nanometri raggiunge uno stato sincronizzato in 45 nanosecondi. Non è il record numerico il vero risultato dello studio pubblicato su Nature Nanotechnology il 19 luglio 2026, ma la crescita quasi logaritmica del tempo di sincronizzazione quando la rete si allarga.
Il salto rispetto ai 64 elementi del record precedente
Il team ha usato 105.000 nano-costrizioni realizzate su trilayer di tungsteno-tantalio e cobalto-ferro-boro. Ogni elemento sfrutta lo spin degli elettroni per generare un'oscillazione a microonde. Non esiste un segnale di clock centrale: dopo un impulso iniziale, ciascun oscillatore interagisce con i vicini tramite onde di spin e converge spontaneamente in una fase comune, come le increspature su una superficie d'acqua.
Il record precedente si fermava a 64 oscillatori. La rete di questo esperimento è 1.640 volte più grande. Lo studio Nanosecond phase ordering in ultra-large spin Hall nano-oscillator lattices, Nature Nanotechnology è firmato dai gruppi di University of Gothenburg, IIT Bhubaneswar e Tohoku University.
La scalabilità sublineare che rende l'esperimento diverso
L'abstract di Nature riporta che il tempo di sincronizzazione cresce in modo "approssimativamente logaritmico" con la dimensione dell'array. Una rete da 100 elementi si sincronizza in circa 10 nanosecondi; una da 105.000 elementi impiega 45 nanosecondi. Un aumento della scala di 1.050 volte produce un aumento del tempo di sole 4,5 volte.
Nei sistemi digitali tradizionali coordinare N processori richiede scambi di messaggi che crescono almeno linearmente con N, spesso peggio per operazioni collettive tipo all-reduce o barrier. Qui il coupling è locale e la fisica del sistema si occupa dell'aggregazione senza costi di comunicazione: gli autori confermano che la dinamica di ordinamento corrisponde a un modello di Kuramoto bidimensionale. Il fattore di qualità misurato supera 10 alla sesta, indicando un segnale a banda molto stretta, mentre la frequenza operativa arriva a decine di gigahertz.
Le architetture di calcolo per cui questa dinamica è utile sono note: macchine di Ising per l'ottimizzazione combinatoria e reservoir computing per l'elaborazione di serie temporali. Rispetto ai qubit non serve correzione degli errori, perché lo stato sincronizzato è stabile e leggibile direttamente osservando la fase finale della rete.
Consumo energetico e posizionamento italiano
Una GPU NVIDIA H100 assorbe 700 watt in operatività continua, e le prossime generazioni puntano a 800-1000 watt per unità. La rete descritta nel paper opera con consumi "contenuti" mantenendo frequenze di decine di GHz. Per i carichi tipici delle macchine di Ising (ottimizzazione logistica, modelli di rischio, accelerazione di reti neurali) l'impatto energetico è potenzialmente di ordini di grandezza inferiore, sempre che il passaggio dal laboratorio al chip commerciale conservi queste prestazioni.
Il Governo italiano ha stanziato circa 9 miliardi di euro in microelettronica nel primo semestre 2024, con investimenti concentrati su STMicroelectronics a Catania (5 miliardi), Silicon Box a Novara (3,2 miliardi), Fondazione ChipsIT a Pavia (225 milioni) e la Linea Pilota su nuovi materiali (360 milioni). La direzione strategica è chiara: power devices in carburo di silicio per automotive e transizione energetica, non spintronica per calcolo non convenzionale. Nessun laboratorio italiano compare tra le affiliazioni dello studio Nature, e la fuga di ricercatori italiani verso Francia e Germania rende difficile pensare a un recupero rapido di posizione su questa linea.
Cosa manca prima dell'uso reale
Il prossimo obiettivo dichiarato dagli autori è rendere programmabile la matrice: controllare fase, frequenza e intensità del coupling tra oscillatori così da guidare il sistema verso la soluzione di un problema specifico fornito in ingresso. Il risultato del calcolo sarebbe leggibile direttamente osservando lo stato finale, senza bisogno di decodifica. Fino a quel momento la rete resta un dimostratore di dinamica collettiva scalabile, mentre le infrastrutture italiane per il calcolo dedicato all'intelligenza artificiale continueranno a poggiare su GPU tradizionali.