Un chip fotonico programmabile puo' ora rallentare e riconfigurare la luce senza cambiare una sola linea di silicio: il team di Seoul National University e University of Seoul lo ha dimostrato in simulazione, pubblicando i risultati su Advanced Science il 30 giugno 2026.
Cos'e la CRIT e perchè finora era rigida
Il gruppo guidato da Namkyoo Park e Sunkyu Yu (SNU) con Xianji Piao (Universita di Seoul) lavora sulla Coupled-Resonator-Induced Transparency (CRIT), un fenomeno che sfrutta l'interferenza tra più risonatori ottici per far passare la luce in una banda ristretta e rallentarla (slow light). Il limite dei dispositivi CRIT tradizionali stava tutto nella litografia: banda passante, ritardo temporale e frequenza operativa erano fissati in fabbricazione, e cambiare parametro significava riprogettare il chip da zero.
Il team coreano ha trattato i due stati ottici del sistema (bright mode e dark mode) come un unico grado di libertà integrato e ha aggiunto due accoppiatori a loop dinamici, controllabili elettricamente. Il risultato è un circuito i cui parametri ottici (banda, forma del passband, ritardo, efficienza di trasmissione) si spostano via software su un chip già fabbricato, con capacità aggiuntiva di conversione di frequenza senza moduli hardware dedicati.
Il salto non è solo tecnico: è economico
Il vero nodo che il progetto rompe è di costi ricorrenti. Un tape-out silicon photonic condiviso in MPW (Multi-Project Wafer), lo strumento standard di prototipazione su foundry come AIM Photonics o imec, costa oggi tra 5.000 e 50.000 dollari a seconda di foundry e area occupata, e richiede tipicamente 6-12 mesi fra design, fabbricazione e caratterizzazione. Con un CRIT rigido ogni cambio di banda o di ritardo forzava un nuovo tape-out. Con il design programmabile di Seoul lo stesso chip cambia funzione via firmware, e il costo marginale del riconfigurare tende a zero.
Il contesto in cui questo pesa è quantificato. Nel 2024 i datacenter mondiali hanno consumato circa 415 TWh di elettricità, l'1,5% del totale globale, con crescita del 12% l'anno negli ultimi cinque anni. La proiezione base case IEA Energy and AI li porta a 945 TWh nel 2030, con l'AI come motore principale. Gli apparati di rete pesano fino al 5% del consumo elettrico interno di un datacenter: ogni funzione fotonica software-defined che sostituisce hardware dedicato riduce dissipazione e tempi di deployment quando servono nuove policy di instradamento o buffering.
Dove servirà: AI, quantistica, comunicazioni
L'architettura e stata validata con simulazioni elettromagnetiche 3D su piattaforma in nitruro di silicio, tra le più stabili e a basse perdite nei circuiti fotonici integrati. Il modello tiene conto di variazioni del fattore Q dei risonatori, perdite di materiale, backscattering, errori di fase nei loop e thermal crosstalk, e mantiene operatività con le tolleranze tipiche della produzione di serie. Il chip fisico non c'è ancora: il prossimo passo annunciato dal Prof. Park, nel comunicato della Facoltà di Ingegneria di SNU, è portare l'architettura su piattaforme di silicon photonics larga scala e su architetture AI fotoniche.
Le stesse funzioni di ritardo, buffer e conversione di frequenza servono in ambiti diversi: comunicazioni ottiche di prossima generazione, guida autonoma, rete quantistica. Un caso emblematico è la sincronizzazione dei qubit fotonici, dove il problema è ridurre l'hardware di supporto integrando funzioni prima separate su un singolo dispositivo, come mostrato dal motore quantistico su chip che elimina i cavi di controllo dei qubit.
Il salto ora non è più di fisica ma di manifattura: perchè il chip diventi standard di mercato deve superare i test di yield industriale e integrarsi nelle pipeline delle foundry fotoniche esistenti. Se ci riesce, i cataloghi di componenti ottici per datacenter potrebbero ridursi di ordini di grandezza, con un solo dispositivo riprogrammabile a coprire delay line, filtri, buffer e convertitori di frequenza.